Mission Freelance : Ingénieur ASIC – Synthèse Logique & Design For Test
Lieu : Toulouse
Démarrage : ASAP
Durée : 6 mois renouvelable
Description du besoin
Nous recherchons un Ingénieur ASIC expérimenté afin d’intervenir sur des activités de conception et d’optimisation de circuits intégrés dans un environnement à forte exigence technique.
La mission s’inscrit dans un contexte de développement électronique avancé avec des enjeux de performance, de testabilité et de maîtrise des contraintes de timing.
L’objectif est de garantir la robustesse des designs ASIC en intégrant les contraintes de synthèse logique, de DFT et d’optimisation des performances.
Missions principales
Réaliser la synthèse logique des blocs ASIC en respectant les contraintes de timing
Définir et optimiser les contraintes de timing
Mettre en place les stratégies DFT (Design For Test)
Implémenter les solutions de testabilité : scan, ATPG, BIST
Gérer et optimiser les chaînes de scan et la couverture de test
Optimiser les performances, la consommation et la surface des designs
Automatiser les flux de conception via scripting (Python, Bash, TCL, Perl)
Participer aux revues techniques avec les équipes design et validation
Documenter les activités et capitaliser les retours d’expérience (REX)
Collaborer étroitement avec les équipes de conception, vérification et validation
Cette liste de missions n’est pas limitative.
Profil recherché
Compétences techniques
Synthèse logique ASIC / FPGA
DFT (Design For Test)
Outils EDA (Synopsys, Cadence, Siemens ou équivalent)
Langages : VHDL, Verilog, SystemVerilog, SystemC
Scripting : Python, Bash, TCL, Perl
Optimisation des performances et consommation
Gestion des contraintes de timing
Environnement
Électronique embarquée / conception ASIC
Expérience
Profil ingénieur expérimenté en conception ASIC
Expérience confirmée en synthèse logique et DFT
Connaissance des technologies ASIC (de 180nm à 16nm et au-delà)
Soft skills
Autonomie
Rigueur
Capacité d’analyse
Bon relationnel et travail en équipe
Capacité à évoluer dans un environnement technique exigeant
Conditions
Mission freelance
Localisation : Toulouse
Présence sur site requise
Environnement à forte contrainte technique
Habilitation requise (nationalité française)
M-AA-013-AA - Ingénieur ASIC – Synthèse Logique & DFT
6 mois renouvelable

